或门

或门的示意图如图 6.22 所示，它对应于布尔函数

$$f = p + q$$ （读作“p 或 q”）

在这种情况下 $f = 1$ （高电平输出），只要 $p$ 或 $q$ 或两者处于状态 1（至少一个输入为高电平）。 $f = 0$ （低电平输出），当且仅当输入同时为 0。相应的真值表如图 6.10 所示。

非门

非门的示意图如图 6.23 所示，它对应于布尔函数

$$f = \overline{p} \quad (\text{read 'not } p')$$

当输入处于状态 1（高电平）时，输出处于状态 0（低电平），反之亦然。相应的真值表如图 6.12 所示。

有了对 $\cdot$ , $+$ , $(\overline{)}$ , $0$ 和 $1$ 的这些解释，前面（见 6.3.2 节）为开关电路代数建立的规则便适用于逻辑电路的分析与设计。

例 6.10 构建一个逻辑电路来表示布尔函数

$$f = \bar{p} \cdot q + p$$

解答 我们首先使用一个非门（NOT gate）得到 p −，然后用一个与门（AND gate）生成 p −· q，最后用一个或门（OR gate）表示 f。得到的逻辑电路如图 6.24 所示。

例 6.11 构建一个逻辑电路来表示布尔函数

$$f = (p + \bar{q}) \cdot (r + s \cdot q)$$

解答 采用与上一例类似的步骤，得到图 6.25 的逻辑电路。

图 6.22 或门。

图 6.23 非门。

图 6.24
逻辑电路
$f = \bar{p} \cdot q + p$ .