我们注意到，例 6.12 中讨论的布尔函数与例 6.5 中讨论的布尔函数相同，在那里我们构建了它的真值表，表明只有当两个输入处于不同状态时，输出才处于状态 1。由此我们定义另一种实际中使用的逻辑门。

异或门

异或门在图 6.34 中以图示方式表示，它对应于布尔函数

$$f = \bar{p} \cdot q + p \cdot \bar{q}$$

如上所述， $f = 1$ （输出为高电平）仅当输入 $p$ 和 $q$ 处于不同状态时；也就是说，要么 $p$ 要么 $q$ 处于状态 1，但不能两者同时。因此它对应于日常排他性用法中的“或”一词，即“二者取其一而非两者皆是”。另一方面，前面介绍的或门是在“其一或另一或两者皆是”的意义上使用的，更准确地可以称为同或门（包含或门）。

尽管现有技术已经可以将由数千个逻辑门组成的逻辑电路集成在单个硅芯片上，但设计更小的等效逻辑电路仍然是一个重要问题。对于开关电路而言，可以利用前面给出的代数规则（见 6.3.2 节）对逻辑电路的布尔函数表示进行化简。还有更系统的方法可以执行这种化简。对于包含不超过六个变量的布尔表达式，工程师们广泛使用构造卡诺图的图解方法。另一种代数方法非常适合计算机实现，即使用奎因-麦克拉斯基算法。有关这些方法的详细信息，读者可参阅该领域的专业教材。 p r p AND OR

6.3.5 习题

图 6.34 异或门。

30 写出图 6.35 中逻辑模块的布尔函数。尽可能化简这些函数，并画出等效的逻辑模块。